반도체 나노경쟁 사실상 끝물..국제기관 "이르면 2021년 중단"

장은지 기자 2016. 7. 31. 08:32
번역beta Translated by kaka i
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.

국제반도체기술로드맵 "이르면 2021년 중단" "이제 아파트처럼 쌓는 것이 대세"
반도체 기술력의 상징이었던 미세화공정이 종말을 향해가고 있다. 이르면 몇년후 끝날 것이란 진단이다.

(서울=뉴스1) 장은지 기자 = 10나노? 7나노? 5나노?

반도체 기술력의 상징이었던 미세화(Scaling) 공정의 극한은 어디일까. 정확한 공정지점은 모르지만 나노경쟁이 수년내 끝날 것은 확실하다는 전문기관의 전망이 나왔다. 1나노는 10억분의 1m로 머리카락의 1만분의 1크기다.

31일 확인한 국제반도체기술로드맵(ITRS) 2016년 보고서는 이르면 2021년 이후 더이상 반도체 업체들이 트랜지스터 면적을 줄이는 미세화 경쟁을 지속하지 않을 것이라 예상했다. 당초 2013년 보고서에서는 2028년으로 잡았지만 이번에 2021년으로 당겼다. ITRS는 인텔 주도로 지난 1999년 만들어져 전세계 반도체 소자·장비·재료 메이커 들이 공동 참여해 각종 반도체 관련 기술지표들을 제시하는 역할을 해오고 있다.

기술 극한 접근하며 불경제성 커져

공정 중단을 부르는 요소는 기술만이 아니다.

반도체회로를 구성하는 트랜지스터 소자의 선폭(gate length, 게이트폭)을 줄이는 '미세화'는 그동안 업계의 지상과제였다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 하는데, 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작속도가 빨라지는것을 의미한다. 그러나 10나노급 이하의 극미세 공정에서는, 트랜지스터의 크기를 미세화 하더라도, 소자간 간격이 좁아지면서 소자간 연결을 위한 메탈의 저항 (RC delay) 이 커지고, 발열문제도 발생했다. 천문학적 비용을 투입해 반도체 미세화를 더 진행한다고 해서 혁신적 기능 향상을 담보할 수 없는 단계에 다다른 것이다.

기술이 어려워지고 문제가 많아지며 투자비용도 천문학적으로 늘었다. 경제성이 변수로 부상한 것이다. 삼성전자의 경우 세계 최초로 18나노 D램 개발에 성공했지만, 기존 노광장비(ArF) 성능 한계로 멀티패터닝 기술을 쓰다 보니 추가 공정이 발생해 원가가 높아지는 문제점을 노출했다.

시스템 반도체에서 삼성전자와 대만 TSMC가 파운드리(위탁생산)에서 7나노(nm) 연구개발에 돌입한 상황이지만 과연 그것이 천문학적인 투입 비용 대비 얼마나 경제성을 가질 수 있느냐에 대해서 회의적인 시각이 많다. 7나노는 머리카락 한올을 1400여개로 쪼갠 크기다.

◇ 빅데이터, 사물인터넷 부상...동작속도보다 저전력 관심

게다가 빅데이터, 자율주행차, 사물인터넷 등이 새로운 시장으로 부상하며 기술개발의 포인트에도 변화를 주지 않을 수 없게됐다.

기존 PC나 스마트폰은 전력효율보다는 사이즈와 동작속도가 가장 큰 현안이었기 때문에 공정 미세화가 가장 가치가 큰 기술이 되지 않을 수 없었다.

그러나 사물인터넷과 빅데이터는 동작속도보다는 최소전력으로 얼마나 오래 버티는가가 더 중요한 시장이다. 저전력이 필수인 IoT 반도체 시장은 2020년 200억달러에 달할 것으로 전망된다.

PC와 서버용 코어 프로세서를 사실상 독점하고 있는 인텔은 최근 분기보고서에서 앞으로 공정 주기를 2년에서 3년으로 늘릴 것이라고 밝혔다. 이에 따라 2014년 도입한 PC용 칩의 14나노 공정 수명도 3년으로 연장된다. 잘 팔리는 성공 제품을 최대한 오래 팔겠다는 의미다.

◇ 이제 아파트처럼 쌓는 것이 대세

이에 따라 앞으로는 전통적 미세화 대신 반도체를 수평에서 수직으로 아파트처럼 쌓아올려 집적도를 높이는 방식이 대세가 된다.

파올로 가르기니(Paolo Gargini) ITRS 의장은 "반도체업체들이 원한다면 2020년대까지도 반도체를 더 작게 만들 수는 있겠지만, 3D 구조로 전환하는 것이 더욱 경제적이라는 결론에 도달했다"고 말했다.

삼성전자가 지난해 선보인 V낸드 기반 SSD 신제품 2015.9.22/뉴스1 © News1 김명섭 기자

이미 3D로의 전환은 시작됐다. 삼성전자가 메모리반도체 분야에서 3세대(48단) V낸드플래시를 양산 중이고, 올 연말 4세대(64단) V낸드를 양산할 계획이다. 도시바 역시 64단 낸드플래시 샘플 생산에 성공했으며 내년부터 양산해 삼성과 경쟁한다.

메모리사업에 재진입한 인텔이 '3차원(3D) 크로스포인트'란 뉴 메모리반도체를 밀고 있는 것도, 삼성전자와 SK하이닉스가 VRRAM (Vertical ReRAM) 개발에 공을 들이는 것도 같은 맥락이다.

일종의 주문형 반도체인 시스템반도체도 평면을 벗어나 일종의 3D 기술 개발에 한창이다. 핀펫(FinFET) 공정이 그것이다. 삼성전자는 지난해 스마트폰용 코어프로세서인 AP(애플리케니션 프로세서)를 만들때 3D 핀펫 공정을 세계 최초로 적용했다. 트랜지스터 게이트의 3면을 쓰는 입체구조로 전류가 더 많이 흐르게 했다.

윗면-앞면-뒷면 등 총 3면을 트랜지스터의 게이트로 쓰는 '핀펫' 이후로는 게이트의 아랫면까지 모두 쓰는 4차원 방식의 'GAA (Gate-All-Around)' 구조로 등장할 예정이다.

seeit@

<저작권자 © 뉴스1코리아, 무단전재 및 재배포 금지>

Copyright © 뉴스1. All rights reserved. 무단 전재 및 재배포, AI학습 이용 금지.

이 기사에 대해 어떻게 생각하시나요?